# PATENT ABSTRACTS OF JAPAN

(11) Publication number:

03-082138

(43) Date of publication of application: 08.04.1991

(51)Int.CI.

H01L 21/76 H01L 21/74

H01L 29/784

(21)Application number: 01-217268

•••••

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

25.08.1989

(72)Inventor: UMETANI MASATO


**USUI TAIJI** 

## (54) MANUFACTURE OF SEMICONDUCTOR DEVICE

## (57) Abstract:

PURPOSE: To make possible the simplification of the manufacturing process of a semiconductor device and to contrive a reduction in the manufacturing cost of the device by a method wherein after an insulating film is formed at a desired position on a semiconductor substrate, an epitaxial layer and a polycrystalline silicon layer are formed and after the surface of the substrate is polished and flattened, another semiconductor substrate is adhered to the semiconductor substrate.

CONSTITUTION: A composite film consisting of a pad oxide film 12 and a nitride film 13 is first formed on a region part, which is used as a power element formation part, on the main surface on one side of a semiconductor substrate 11. Then, an N-type epitaxial layer 15 is formed on a part, which is not covered with a selective oxide film layer 14, of the surface of the substrate 11 by a CVD method. At this time, a polycrystalline silicon layer 16 is simultaneously formed on the surface of the layer 14. Then, the layers 15 and 16, which are located at the part of an A-A1 line in the (d) of the first diagram, are polished by  $5\mu m$  or thereabouts and a completely flattened mirror surface 17 with roughnesses of



10Å or lower on its surface is formed. Then, the side of the rear of the first N-type semiconductor substrate 11 is adhered to the side of the surface of a second N-type semiconductor substrate 18.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

THIS PAGE BLANK (USPTO)

⑪特許出願公開

#### 平3-82138 公開特許公報(A)

Solnt, Cl. 3

識別記号

庁内整理番号

平成3年(1991)4月8日

H 01 L 21/76

D

7638 - 5F7638-5F

7638-5F

8728-5F

H 01 L 29/78

3 2 1 C

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称

半導体装置の製造方法

平1-217268 ②特

平1 (1989) 8 月25日 23出

四発

谷

正· 太

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内 東京都港区虎ノ門1丁目7番12号

沖電気工業株式会社内

個発 明 者 井

東京都港区虎ノ門1丁目7番12号

创出 顋

弁理士 函代 菊池

体装置の製造方法

特許請求の範囲

方の主表面個に酸化膜と耐酸化膜を順次形成した。造する技術に関しては、第1文献としてアイ 支所望のパターンを除いてエッチング除去する工 程と、

以上記耐酸化性膜をマスクとして選択酸化によ り選択酸化膜層を形成した後上記耐酸化性膜をエ ッチングにより除去する工程と、

(c)上記選択酸化膜層上にポリシリコン層を形成 するとともに上記選択強化 膜層以外の部分に第1 の準備型のエピタキシャル層を形成した後これら を研磨して平坦化する工程と、

切この平坦化した面に第1の多葉型を有する第 2 の半導体基板を張り合わせる工程と、

よりなる半導体装置の製造方法。

3. 発明の詳細な説明

(産業上の利用分野)

装置の製造方法に関するものである。

#### (従来の技術)

Siウェハを張り合わせて、パワーデバイスを製 - ILEERI 987 CICC P443 TDIELECTRICALLY ISOLATED INTELLIGENT POHER SHITH 」。および第2文献として、日経マ イクロデバイス1988年3月号「カェハ張り合 わせ技術」に記載されている。

第2図(a)~第2図(e)は第1文献に記載された従 来の半導体、装置の製造方法を説明するための工程 断面図である。

この第2図回~第2図回により従来の半導体類 置の製造方法について説明する。

まず、第2図(4)に示すように、第1N型半導体 ・基板1の裏面に厚さ5000人程度の第1酸化胶 用2を形成するとともに、第2N型半導体基板3 の表面に厚さ500人程度の第2段化膜層 4.を 形成する。

<sup>(2)</sup> a.

次に、第2回的に示すように、シリコン基板張り合わせ法により、第1N型半導体基板1と第2N型半導体基板3を張り合わせる。この場合、第1酸化膜層2と第2酸化膜層4を接合させる。

次に、第1N型半導体基板1を厚さ10m程度 になるまで研算法により除去する。

次に、第2回(C)に示すように、ホトリソ法およびRIE法により、第1N型半導体基板1、第1散化限層2、第2酸化膜層4および第2N型半導体基板3の次面から1 m程度まで除去する。

次に、第2図切に示すように、厚さ15m程度 N型エピタキシャル層6を形成する。

次に、第2回(e)に示すように、研磨法により、 N型エピタキシャル層 6 を第1 N型半導体基板 1 に建するまで除去する。

以上の工程により、パワー素子形成部5のみ、 権方向に電気的に接抜された半導体装置を製造す

#### (作用)

この発明によれば、半導体装置の製造方法において、以上のような工程を導入したので、LOCOS 法により半導体基板の所望位置に絶縁を形成した後、CVDによるエピタキシャル暦とポリシリコンを形成し、表質を研磨して平均化してから、 の半導体基板を張り合わせる。したがって、前記問題点を除去できる。

## (実施例)

以下、この発明の半導体装置の製造方法の実施 例について図面に基づき説明する。第1図(3)~第 1図(1)はその一実施例を説明するための工程解別 図である。

まず、第1回向に示すように、第1N型半導体 基板11の一方の主要面上の、後述するパワー素 子形成部となる領域部に厚さ約500人と約2000 人のパッド酸化膜12と耐酸化性絶縁膜として、 たとえば、蛍化膜13からなる複合膜を形成する。

次に、前配窒化膜13をマスクとする選択酸化法(LOCOS法)により、パワー素子形成部と

(発明が解決しようとする課題)

しかしながら、上記従来の半導体装置の製造方法では、RIEによりパワー素子形成部5の形成のための深さ10m以上の溝を形成する工程と、エピタキシャル法により、この溝を埋めた後に研究する工程があるため、製造工程が複雑になり、コストが増大するという欠点があった。

この発明は前記従来技術がもっている問題点の うち、製造工程が複雑な点と、コストが増大する 点について解決した半導体装置の製造方法を提供 するものである。

(課題を解決するための手段)

この発明は前配問題点を解決するために、半導体装置の製造方法において、LOCOS法を利用して半導体基板の所望部分に推録を配置した後、CVDによりエピタキシャル層とポリシリコン間を形成し、かつ研磨により表面を平坦化して、別の半導体基板と張り合わせる工程を導入したものである。

なる領域以外の部分に選択酸化膜層 1 4 を形成する。

ここで、この選択酸化膜層14の厚さは厚い程望ましく、少なくとも2四以上は必要である。 通常は、たとえば1050でで400分程度の溢式酸化で2mとなる。 斉圧酸化法を用いれば、さらに短時間にできる。

次に、第1図(C)に示すように、エッチングにより前記弦化膜13とパッド酸化膜12を除去する。ここで、エッチング除去されるパッド酸化膜12 の厚さは高々100人程度である。

次に、第1回回に示すように、CVD法により、 厚さ10回程度比抵抗0.002Ω CM以下のN型エピタ キシャル暦15を選択酸化膜暦14で覆われてい ない部分の第1N型半導体基板11の表面に形成 する。

このとき、同時に選択酸化膜層14の表面には、ポリシリコン署16が形成される。

次に、第1図切におけるA-A1線の部分を NaOZ溶液を用いたメカノケミカル研磨法により、

## 特別平3-82138(3)

16を5 m程度研磨して、第1回に示すように、 表面の凹凸が10人以下の完全に平坦化された鏡 面17を作成する。

次に、第1図(1)に示すように、シリコン基板景 面側と第2 N型半減体基板1 8 の表面側を張り合 わせる.

この張り合わせ方法は、まず、張り合わせ面を H.O., H.SO. によって积水性処理を行った後、張 加える。

第1N型半導体基板11 次に、研磨法により、

次に、第1回的に示すように、第1N型半導体 芸板11の選択酸化膜層14上の部分のロジック 素子形成態20とN型エピタキシャル層15上の

11…第1N型半導体基板、12 m パッド酸化 ... パワー M O S 、 ACMOS.

> 沖 電 気 工 薬 株 式 会 社 代理人


次に、第1図(1)に示すように、通常の工程によ パワー素子形成部19 形成するとともに、ロジック案子形成都20にロ ジックCMOS23を形成する。

#### (発明の効果)

以上、詳細に設明したように、この発明によれ ば、RIEによる溝堀りおよびエピタキシャルエ 程を使わずに、LOCOS法による半導体基板に 酸化酸の形成とCVDによるエピタ 化して別の半導体基板を張り合わせるようにした ので、製造工程の単純化が可能となり、それにと もない製造コストの低減の効果が期待できる。

#### 図面の簡単な説明

第 1 図 (a) ない し 第 1 図 (i) は こ の 発 明 の 半 導 体 装 置の製造方法の一実施例を説明するめための工程 断面図、第2図(a)ないし第2図(e)は従来の半導体 .装置の製造方法を説明するための工程断面図であ



1 図

